隨著社會(huì)不斷進(jìn)步，電子支付在我們的生活中越來(lái)越廣泛，電子支付在給我們帶來(lái)便利的同時(shí)，也面臨著隨之而來(lái)的風(fēng)險(xiǎn)。安防領(lǐng)域的安全提升離不開(kāi)芯片技術(shù)的發(fā)展，為能讓更多人了解芯片失效分析，本文主要介紹芯片失效分析相關(guān)的設(shè)備及方法。

芯片測(cè)試是一個(gè)比較大的問(wèn)題，直接貫穿整個(gè)芯片設(shè)計(jì)與量產(chǎn)的過(guò)程中。 首先芯片fail可以是下面幾個(gè)方面：功能fail，某個(gè)功能點(diǎn)點(diǎn)沒(méi)有實(shí)現(xiàn)，這往往是設(shè)計(jì)上導(dǎo)致的，通常是在設(shè)計(jì)階段前仿真來(lái)對(duì)功能進(jìn)行驗(yàn)證來(lái)保證，所以通常設(shè)計(jì)一塊芯片，仿真驗(yàn)證會(huì)占用大約80%的時(shí)間。 性能fail，某個(gè)性能指標(biāo)要求沒(méi)有過(guò)關(guān)，比如2G的cpu只能跑到1.5G，數(shù)模轉(zhuǎn)換器在要求的轉(zhuǎn)換速度和帶寬的條件下有效位數(shù)enob要達(dá)到12位，卻只有10位，以及l(fā)na的noise figure指標(biāo)不達(dá)標(biāo)等等。這種問(wèn)題通常是由兩方面的問(wèn)題導(dǎo)致的，一個(gè)是前期在設(shè)計(jì)系統(tǒng)時(shí)就沒(méi)做足余量，一個(gè)就是物理實(shí)現(xiàn)版圖太爛。這類問(wèn)題通常是用后仿真來(lái)進(jìn)行驗(yàn)證的。生產(chǎn)導(dǎo)致的fail。這個(gè)問(wèn)題出現(xiàn)的原因就要提到單晶硅的生產(chǎn)了。學(xué)過(guò)半導(dǎo)體物理的都知道單晶硅是規(guī)整的面心立方結(jié)構(gòu)，它有好幾個(gè)晶向，通常我們生長(zhǎng)單晶是是按照111晶向進(jìn)行提拉生長(zhǎng)。但是由于各種外界因素，比如溫度，提拉速度，以及量子力學(xué)的各種隨機(jī)性，導(dǎo)致生長(zhǎng)過(guò)程中會(huì)出現(xiàn)錯(cuò)位，這個(gè)就稱為缺陷。缺陷產(chǎn)生還有一個(gè)原因就是離子注入導(dǎo)致的，即使退火也未能校正過(guò)來(lái)的非規(guī)整結(jié)構(gòu)。這些存在于半導(dǎo)體中的問(wèn)題，會(huì)導(dǎo)致器件的失效，進(jìn)而影響整個(gè)芯片。所以為了在生產(chǎn)后能夠揪出失效或者半失效的芯片，就會(huì)在設(shè)計(jì)時(shí)加入專門(mén)的測(cè)試電路，比如模擬里面的testmux，數(shù)字里面的scan chain（測(cè)邏輯），mbist（測(cè)存儲(chǔ)），boundry scan（測(cè)io及binding），來(lái)保證交付到客戶手上的都是ok的芯片。而那些失效或半失效的產(chǎn)品要么廢棄，要么進(jìn)行閹割后以低端產(chǎn)品賣(mài)出。 這些芯片fail要被檢測(cè)出來(lái)，就必須要進(jìn)行芯片測(cè)試了。

現(xiàn)在芯片面積越來(lái)越大，測(cè)試相當(dāng)具有挑戰(zhàn)性。所以如何測(cè)試其實(shí)是一門(mén)很深的學(xué)問(wèn)。由于信號(hào)過(guò)多，不可能把每個(gè)信號(hào)都引出來(lái)測(cè)試，所以肯定在設(shè)計(jì)的時(shí)候就要做可測(cè)性實(shí)際，就是DFT。 DFT簡(jiǎn)而言之，DFT就是通過(guò)某種方法間接觀察內(nèi)部信號(hào)的情況，例如scan chain之類。然后通過(guò)特定的測(cè)試儀器來(lái)測(cè)試這種儀器不是簡(jiǎn)單的示波器，它要能產(chǎn)生各種測(cè)試波形并檢測(cè)輸出，所以一套平臺(tái)大概要上百萬(wàn)。而且這些DFT比較適合于小芯片，大芯片像CPU之類的還會(huì)使用內(nèi)建自測(cè)試（built-in self test），讓芯片自己在上電后可以執(zhí)行測(cè)試，這樣就大大減小了測(cè)試人員的工作量。 DFT測(cè)試通過(guò)之后，就到正式的芯片測(cè)試環(huán)節(jié)了。 一般是從測(cè)試的對(duì)象上分為WAT、CP、FT三個(gè)階段，簡(jiǎn)單的說(shuō), 因?yàn)榉庋b也是有cost的, 為了盡可能的節(jié)約成本, 可能會(huì)在芯片封裝前, 先進(jìn)行一部分的測(cè)試, 以排除掉一些壞掉的芯片. 而為了保證出廠的芯片都是沒(méi)問(wèn)題的, final test也即FT測(cè)試是最后的一道攔截, 也是必須的環(huán)節(jié). WAT: Wafer Acceptance Test，是晶圓出廠前對(duì)testkey的測(cè)試。采用標(biāo)準(zhǔn)制程制作的晶圓，在芯片之間的劃片道上會(huì)放上預(yù)先一些特殊的用于專門(mén)測(cè)試的圖形叫testkey。這跟芯片本身的功能是沒(méi)有關(guān)系的，它的作用是Fab檢測(cè)其工藝上有無(wú)波動(dòng)。因?yàn)榇�工廠只負(fù)責(zé)他自己的工作是無(wú)誤的，芯片本身性能如何那是設(shè)計(jì)公司的事兒。只要晶圓的WAT測(cè)試是滿足規(guī)格的，晶圓廠基本上就沒(méi)有責(zé)任。如果有失效，那就是制造過(guò)程出現(xiàn)了問(wèn)題。